快科技9月17日消息，内存互连芯片巨头Astera Labs近日揭晓了其最新的技术路线图，正式推出支持CXL 3.2互连协议的Leo系列内存控制器。
产品线包括Leo 2 E-Series、Leo 2 P-Series和Leo X-Series，目标是将更多DDR4和DDR5内存部署到更靠近CPU和AI加速器的位置，以满足后者庞大的内存需求。
在核心规格方面，Leo 2控制器将内存通道数从2个提升至4个，单颗芯片可支持最高4TB的DDR5内存或768GB的DDR4内存。
其中针对AI场景设计的Leo X-Series表现尤为激进，它允许内存扩展器直接接入AI加速器的交换架构，而无需再通过宿主机CPU进行中转。
为了优化资源利用率，Leo 2 P-Series还引入了内存池化与共享功能，这意味着两台宿主机可以根据任务需求动态分配内存容量，而非像传统架构那样将DDR4或DDR5内存永久锁定在单个处理器上。
此外Astera还展示了其对旧硬件的兼容性，通过支持单通道3插槽设计，单颗控制器可接纳12条从退役服务器上拆下的DDR4内存条，为超大规模云服务商提供了极具性价比的资源回收方案。
性能方面，在与PCIe版NVIDIA H200系统的对比测试中，Leo X方案最多可将首Token时间缩短62%，Token吞吐量最高提升22%。
目前Leo系列控制器已开始向头部云厂商提供样片。
【本文结束】如需转载请务必注明出处：快科技
责任编辑：青山